AD5790
5
VDD = +15V
VSS = โ15V
3 AD8675 OUTPUT BUFFER
ยฑ10V SPAN
+10V SPAN
+5V SPAN
1
โ1
โ3
โ5
โ7
โ9
โ11
โ40 โ20
0
20
40
60
80
100
TEMPERATURE (ยฐC)
Figure 35. Zero-Scale Error vs. Temperature
0
VDD = +15V
VSS = โ15V
โ2 AD8675 OUTPUT BUFFER
ยฑ10V SPAN
+10V SPAN
+5V SPAN
โ4
โ6
โ8
โ10
โ12
โ14
โ16
โ40 โ20
0
20
40
60
TEMPERATURE (ยฐC)
80
100
Figure 36. Gain Error vs. Temperature
900
TA = 25ยฐC
800
700
600
500
IOVCC = 5V, LOGIC VOLTAGE
INCREASING
IOVCC = 5V, LOGIC VOLTAGE
DECREASING
IOVCC = 3V, LOGIC VOLTAGE
INCREASING
IOVCC = 3V, LOGIC VOLTAGE
DECREASING
400
300
200
100
0
0
1
2
3
4
5
6
LOGIC INPUT VOLTAGE (V)
Figure 37. IOICC vs. Logic Input Voltage
Data Sheet
0.010
0.008
IDD
0.006
0.004
0.002
0
โ0.002
โ0.004
โ0.006
ISS
โ0.008
โ0.010
โ20 โ15 โ10
โ5
0
5
VDD/VSS (V)
10
15
20
Figure 38. Power Supply Currents vs. Power Supply Voltages
6
4
2
0
โ2
โ4
โ6
โ8
โ10
โ1
0
1
2
3
4
5
TIME (ยตs)
Figure 39. Rising Full-Scale Voltage Step
6
4
2
0
โ2
โ4
โ6
โ8
โ10
โ1
0
1
2
3
4
5
TIME (ยตs)
Figure 40. Falling Full-Scale Voltage Step
Rev. E | Page 14 of 27