)LJXUH åã ìïèéé 0ESV '6ì 3XOVH 0DVN õ7ìïéíê ð ìääèô
ìïè
1RUPDOL]HG
$PSOLWXGH
ìïí
íïè
ðíïè
íïè
íïí
7LPH
õ,Q 8QLW ,QWHUYDOVô
ðíïè
ðì
7HVW 6SHFLILFDWLRQV
ìïí
ìïè
7DEOH ììã 3XOVH 0DVN &RUQHU 3RLQW 6SHFLILFDWLRQV
0D[LPXP &XUYH
0LQLPXP &XUYH
7LPH õQVô
ø9
7LPH õQVô
ø9
í
è
í
ðè
ëèí
è
êèí
ðè
êëè
åí
êèí
èí
êëè
ìëí
éíí
äí
éëè
ìëí
èíí
äè
èíí
ìíè
çíí
äí
çæè
ìíè
çèí
èí
æëè
è
çèí
ðéè
ììíí
è
åíí
ðéè
ìëèí
è
åäç
ðëç
ììíí
ðè
ìëèí
ðè
7DEOH ìëã /;7êìí 5HFHLYH 7LPLQJ &KDUDFWHULVWLFV õ6HH )LJXUH äô
3DUDPHWHU
5HFHLYH FORFN GXW\ F\FOHë
5HFHLYH FORFN SXOVH ZLGWK
5HFHLYH FORFN SXOVH ZLGWK KLJK
5HFHLYH FORFN SXOVH ZLGWK ORZ
5326î51(* WR 5&/. ULVLQJ VHWXS WLPH
5&/. ULVLQJ WR 5326î51(* KROG WLPH
6\P
0LQ
5&/.G
éí
W3:
çíí
W3:+
¤
W3:/
êíê
W685
¤
W+5
¤
7\Sì
èí
çéå
êëé
êëé
ëæé
ëæé
0D[ 8QLWV
çí
ø
æíí
QV
¤
QV
êéè
QV
¤
QV
¤
QV
ìï 7\SLFDO YDOXHV DUH DW ëè ƒ& DQG DUH IRU GHVLJQ DLG RQO\â WKH\ DUH QRW JXDUDQWHHG DQG QRW VXEMHFW WR SURGXFWLRQ WHVWLQJï
2. .RCLK duty cycle widths will vary depending on extent of received pulse jitter displacement. Max and Min RCLK duty cycles are for worst case
jitter conditions (0.4 UI clock displacement for 1.544 MHz).
êðìè
L1