LTC2259-16
TIMING DIAGRAMS
Double-Data Rate LVDS Output Mode Timing
All Outputs Are Differential and Have LVDS Levels
ANALOG
INPUT
ENC–
ENC+
D0_1+
D0_1–
D14_1•••5+
D14_15–
CLKOUT+
CLKOUT –
tAP
N
tH
N+1
tL
N+2
N+3
N+4
tD
D0N-5
D1N-5 D0N-4
tD
D1N-4
D0N-3
D1N-3
D0N-2 D1N-2
D14N-5 D15N-5 D14N-4 D15N-4 D14N-3 D15N-3 D14N-2 D15N-2
tC
tC
225916 TD03
SPI Port Timing (Readback Mode)
tS
tDS
tDH
tSCK
tH
CS
SCK
tDO
SDI
R/W
A6
A5
A4
A3
A2
A1
A0
XX
XX
XX
XX
XX
XX
XX
XX
SDO
HIGH IMPEDANCE
D7
D6 D5
D4
D3
D2
D1
D0
SPI Port Timing (Write Mode)
CS
SCK
SDI
R/W
A6
A5
A4
A3
A2
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
SDO
HIGH IMPEDANCE
226114 TD04
225916f
8