8
D
R?
22K
C
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
9
10
11
12
15
16
17
DATA0
DATA1
DATA2
DATA3
DATA4
DATA5
DATA6
18
19
22
23
24
DATA7
DATA8
DATA9
DATA10
DATA11
25
26
27
28
DATA12
DATA13
DATA14
DATA15
53 I/OINTRP
63
65
54
49
64
66
55
51
POSLIM1
POSLIM2
POSLIM3
POSLIM4
NEGLIM1
NEGLIM2
NEGLIM3
NEGLIM4
73
90
HALL1A
HALL1B
91
101
HALL1C
HALL2A
102 HALL2B
105
107
HALL2C
HALL3A
108
109
HALL3B
HALL3C
B
68 HALL4A
69
70
HALL4B
HALL4C
72
100
106
67
AXISIN1
AXISIN2
AXISIN3
AXISIN4
RS-
CLK
30
31
34
33
32
38
39
N/C
N/C
N/C
N/C
N/C
N/C
N/C
41 ~RESET
58 I/OCK
A
8
7
6
5
4
3
2
1
D[0..15]
A[0..14]
VCC
U?
ADDR0
ADDR1
ADDR2
ADDR3
ADDR4
ADDR5
ADDR6
ADDR7
ADDR8
ADDR9
ADDR10
ADDR11
ADDR12
ADDR13
ADDR14
ADDR15
N/C
~RAMSLCT
~PERIPHSLCT
R/~W
~STROBE
~WRITEENBL
W/~R
110 A0
111 A1
112 A2
114 A3
115 A4
116 A5
117 A6
118 A7
119 A8
122 A9
123 A10
124 A11
125 A12
126 A13
127 A14
128
131
129 DS-
130 IS-
4
6
1
WE-
132 W/R
~HOSTINTRPT 98
D0
D1
D2
D3
D4
D5
D6
D7
WE-
PGR-
U2
3
4
7
8
13
14
17
18
D1
D2
D3
D4
D5
D6
D7
D8
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
2
5
6
9
12
15
16
19
11 CLK
1G
74LS377
U2
D8
D9
D10
D11
D12
D13
D14
D15
3
4
7
8
13
14
17
18
D1
D2
D3
D4
D5
D6
D7
D8
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
2
5
6
9
12
15
16
19
AXISOUT1
AXISOUT2
AXISOUT3
AXISOUT4
94
95
96
97
WE-
PGR-
11
1
CLK
G
74LS377
SRLRCV
SRLXMT
43
44
PAGE REGISTER UP TO 16 BITS
SYNCH
SRLENABLE
45
99
ANALOG1
ANALOG2
ANALOG3
ANALOG4
ANALOG5
74
89
75
88
76
ANALOG6
ANALOG7
ANALOG8
83
77
82
U2
A13 2
1
IS-
R/W
NOT
U2
2
3
4
OR3
ANALOGVCC 84
ANALOGREFHIGH
ANALOGREFLOW
ANALOGGND
85
86
87
N/C
N/C
N/C
N/C
78
79
80
81
MPG0
MPG1
NOTE: POS139 IS A STANDARD 139 WITH INVERTED
OUTPUTS
U2A
2
3
A
B
1G
Y0
Y1
Y2
Y3
4
5
6
7
POS139
CS1
CS2
CS3
CS4
GND
U2B
14
13
A
B
15 G
Y0
Y1
Y2
Y3
12
11
10
9
CS5
CS6
CS7
CS8
POS139
NOTE:THE CRITICAL DECODE AND MEMORY
ACCESS TIME IS DURING READ,
THE REQUIRED ACCESS TIME IS
18 NS. FROM DS- LOW.
AS ILLUSTRATED THERE IS ~ 100NS.
TO ACCOMPLISH THE DECODING
FROM PAGE REG WRITE TO
MEMORY READ OR WRITE.
DECODING WILL HAVE TO BE
CAREFULLY DONE ON MEMORIES
WITH A SINGLE CHIP SELECT.
1
PGR-
CP2N40
GND
7
6
5
4
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
MPG0
MPG1
DS-
CS1
WE-
W/R
U?
12
11
10
A0
A1
A2
9
8
7
6
5
27
26
23
25
4
28
3
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
31
2
A15
A16
22
30
CE1
CE2
29
24
WE
OE
MCM6226
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
13
14
15
17
18
19
20
21
D0
D1
D2
D3
D4
D5
D6
D7
A[0..14]
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
MPG0
MPG1
DS-
CS2
WE-
W/R
U?
12
11
10
9
8
7
6
5
27
26
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
23
25
4
28
3
A10
A11
A12
A13
A14
31
2
A15
A16
22
30
CE1
CE2
29
24
WE
OE
MCM6226
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
13
14
15
17
18
19
20
21
D0
D1
D2
D3
D4
D5
D6
D7
D
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
MPG0
MPG1
U?
12
11
10
A0
A1
A2
9
8
7
6
5
27
26
23
25
4
28
3
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
31
2
A15
A16
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
13
14
15
17
18
19
20
21
D8
D9
D10
D11
D12
D13
D14
D15
DS-
CS1
22
30
CE1
CE2
WE-
W/R
29
24
WE
OE
C
MCM6226
D[0..15]
U?
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
MPG0
MPG1
12
11
10
9
8
7
6
5
27
26
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
23
25
4
28
3
A10
A11
A12
A13
A14
31
2
A15
A16
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
13
14
15
17
18
19
20
21
D8
D9
D10
D11
D12
D13
D14
D15
B
DS-
CS2
22
30
CE1
CE2
WE-
W/R
29
24
WE
OE
MCM6226
A
PERFORMANCE MOTION DEVICES
55 OLD BEDFORD RD
LINCOLN, MA 01773
Title
RAM INTERFACE (GEN2DF1)
Size Document Number
Rev
B
B
Date: Friday, January 31, 2003
Sheet
1
of 0
3
2
1